• 非循环电路 - 引用次数：2

  For depressing the simulation time, we research the parallel logic simulation algorithm based on cluster and its corresponding acyclic circuit partition algorithm.

  为了降低模拟时间,我们对基于集群的并行逻辑模拟算法和相应的非循环电路划分算法进行了研究。

  参考来源 - 数字电路门级并行逻辑模拟研究

·2,447,543篇论文数据，部分数据来源于NoteExpress